日本国特許庁 JAPAN PATENT OFFICE

T. Shigeno 2/5/04 Q 19746 Vof/

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 2月19日

出願番号

特願2003-041192

Application Number: [ST. 10/C]:

[JP2003-041192]

出 願 人
Applicant(s):

日本電気株式会社

2003年12月 3日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

62703068

【提出日】

平成15年 2月19日

【あて先】

特許庁長官

殿

【国際特許分類】

H04L 29/00

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

重野 天秀

【特許出願人】

【識別番号】

000004237

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100088328

【弁理士】

【氏名又は名称】

金田 暢之

【電話番号】

03-3585-1882

【選任した代理人】

【識別番号】

100106297

【弁理士】

【氏名又は名称】

伊藤 克博

【選任した代理人】

【識別番号】

100106138

【弁理士】

【氏名又は名称】

石橋 政幸

【手数料の表示】

【予納台帳番号】

089681

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9710078

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 信号中継回路

【特許請求の範囲】

【請求項1】 信号発生部から信号受信部に送信されるデジタル信号を中継 する信号中継回路であって、

受信した前記デジタル信号から直流成分を除去したデジタル復元信号を前記信 号受信部側に送出する、前記信号発生部と前記信号受信部間に接続されたコンデ ンサと、

前記コンデンサから受信したデジタル復元信号の電位を引き上げるための供給電源に一方の端子が接続され、前記コンデンサと前記信号受信部間の中継点に他方の端子が接続された、前記信号発生部からのLowレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第1の抵抗と、

前記中継点に一方の端子が接続され、他方の端子が接地電位に接続された、前記信号発生部からのHighレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第2の抵抗と、

を有する信号中継回路。

【請求項2】 前記第2の抵抗の抵抗値は、

前記信号受信部から前記第2の抵抗を介して接地電位に流れる微小電流である リーク電流による電圧降下分がLowレベル電位の最大値を越えないように設定 された請求項1記載の信号中継回路。

【請求項3】 前記供給電源と前記信号受信部の電源電圧が等しい場合、 前記第1の抵抗と前記第2の抵抗の抵抗値が等しい請求項1または2記載の信 号中継回路。

【請求項4】 前記信号発生部と前記コンデンサ間に伝送線路を有する場合

前記伝送線路および前記コンデンサの合成抵抗値を R_Z 、前記伝送線路のインピーダンスを Z_0 、前記デジタル信号の周波数を f、角周波数 $\omega=2\pi f$ とした場合、前記コンデンサの容量値Cは、

$$C = \omega^{-1} (Z_0^2 - R_7^2) - 1/2$$

の式により決定される請求項1乃至3のいずれか1項記載の信号中継回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、クロック信号等のデジタル信号を中継するための信号中継回路に関・ する。

[0002]

【従来の技術】

従来の信号中継回路について説明する。図4は従来技術による信号中継回路の 一構成例を示すブロック図である。

[0003]

図4に示すように、信号中継回路は、信号発信部となるドライバIC1から第1の伝送線路10を介して受信したクロック信号を、第2の伝送線路12を介して信号受信部となる受端IC7に送出するバッファIC11を有する構成である。ドライバIC1の駆動能力によりクロック信号を送信するための伝送線路長が制限されるため、伝送線路の途中にバッファIC11を設けて、クロック信号の伝送距離を延ばすようにしていた。

[0004]

なお、自励発振をなくすことを目的として、交流信号用レベルシフタに、交流 信号から直流成分を除去するためのコンデンサと、コンデンサおよびインバータ の接続点に抵抗とを設けた構成が開示されている(例えば、特許文献 1 参照)。

[0005]

【特許文献 1】

特開平7-170167号公報

[0006]

【発明が解決しようとする課題】

伝送線路の途中にバッファICを設けた構成では、ドライバICおよびバッファICの貫通電流によるコモンモードノイズが発生し、コモンモードノイズが電源やグランドへ重畳すると、他の回路の誤動作やEMI(電磁障害)問題を引き

起こすおそれがあった。また、高価なバッファICを用いることにより、設備にかかるコストが高くなるという問題があった。

[0007]

本発明は上記したような従来の技術が有する問題点を解決するためになされた ものであり、信号を中継するためのバッファICによるコストやコモンモードノ イズの問題を回避可能な信号中継回路を提供することを目的とする。

[0008]

【課題を解決するための手段】

上記目的を達成するための本発明の信号中継回路は、信号発生部から信号受信 部に送信されるデジタル信号を中継する信号中継回路であって、

受信した前記デジタル信号から直流成分を除去したデジタル復元信号を前記信 号受信部側に送出する、前記信号発生部と前記信号受信部間に接続されたコンデ ンサと、

前記コンデンサから受信したデジタル復元信号の電位を引き上げるための供給 ・ 電源に一方の端子が接続され、前記コンデンサと前記信号受信部間の中継点に他 方の端子が接続された、前記信号発生部からのLowレベル出力電流よりも流れ る電流が小さくなるような抵抗値に設定された第1の抵抗と、

前記中継点に一方の端子が接続され、他方の端子が接地電位に接続された、前記信号発生部からのHighレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第2の抵抗と、

を有する構成である。

[0009]

また、上記本発明の信号中継回路において、前記第2の抵抗の抵抗値は、

前記信号受信部から前記第2の抵抗を介して接地電位に流れる微小電流である リーク電流による電圧降下分がLowレベル電位の最大値を越えないように設定 されていてもよい。

[0010]

また、上記本発明の信号中継回路において、前記供給電源と前記信号受信部の 電源電圧が等しい場合、 前記第1の抵抗と前記第2の抵抗の抵抗値が等しいこととしてもよい。

$[0\ 0\ 1\ 1]$

さらに、上記本発明の信号中継回路において、前記信号発生部と前記コンデン サ間に伝送線路を有する場合、

前記伝送線路および前記コンデンサの合成抵抗値を R_Z 、前記伝送線路のインピーダンスを Z_0 、前記デジタル信号の周波数を f、角周波数 $\omega=2\pi f$ とした場合、前記コンデンサの容量値Cは、

$$C = \omega^{-1} (Z_0^2 - R_7^2) - 1/2$$

の式により決定されることとしてもよい。

(作用)

上述のように構成される本発明では、供給電源に接続された第1の抵抗に流れる電流がLowレベル出力電流よりも小さくなるようにしているため、信号受信部はデジタル復元信号のLowレベルを認識でき、接地電位に接続された第2の抵抗に流れる電流をHighレベル出力電流よりも小さくなるようにしているため、信号受信部はデジタル復元信号のHighレベルを認識できる。

[0013]

また、本発明では、信号受信部からのリーク電流があっても、中継点の電位が Lowレベル電位の最大値を越えないように第2の抵抗の抵抗値を設定している ため、信号受信部はデジタル復元信号のLowレベルを認識可能となる。

[0014]

また、本発明では、中継点の電位を信号受信部の電源電圧の中間電位になるようにしているため、信号受信部にHighレベルおよびLowレベルの両方に十分な振幅電圧の信号を送信できる。

[0015]

さらに、本発明では、伝送線路およびコンデンサの合成抵抗、伝送線路のイン ピーダンス、ならびにデジタル信号の周波数に合わせて、コンデンサの最適な容 量値が求まる。

[0016]

【発明の実施の形態】

本発明の信号中継回路は、ドライバICより第1の伝送線路を介して受信した デジタル信号のAC(交流)成分を取り出すためのコンデンサと、受端ICの入 力に合わせた振幅電圧を確保するための抵抗とを有することを特徴とする。

[0017]

本発明の信号中継回路の構成について説明する。

[0018]

図1は本発明の信号中継回路の一構成例を示す回路図である。なお、本実施例では、伝送するデジタル信号をクロック信号の場合で説明する。

[0019]

図1に示すように、本発明の信号中継回路は、信号発信部となるドライバIC 1より第1の伝送線路2を介して受信したクロック信号をACカップリングして AC的な信号であるクロック復元信号を生成するためのコンデンサ3と、コンデンサ3から受信するクロック復元信号の振幅電圧を信号受信部となる受端IC7 に合わせるための第1の抵抗4および第2の抵抗5とを有する構成である。

[0020]

図1に示すように、ドライバIC1の出力端子に第1の伝送線路2の一端が接続され、第1の伝送線路2の他端がコンデンサ3の一方の端子に接続されている。コンデンサ3の他方の端子は第2の伝送線路6の一端に接続されている。第2の伝送線路6の他端は受端IC7の入力端子に接続されている。コンデンサ3と第2の伝送線路6の間の中継点に、第1の抵抗4および第2の抵抗5の一方の端子が接続されている。第1の抵抗4の他方の端子は、受端IC7の電源電位Vccと同じ電位を供給する供給電源8に接続され、Vccが印加されている。一方、第2の抵抗5の他方の端子は接地電位に接続されている。

[0021]

コンデンサ3は、ドライバIC1から第1の伝送線路2を介して受信するクロック信号からDC(直流)成分を除去する。

[0022]

第1の抵抗4は、ドライバIC1からのLowレベル出力電流Injよりも流れ

る電流が小さくなるような抵抗値に設定されている。その理由は、ドライバIC 1 から出力されたL o w ν ベルの信号を上記中継点を介して第2 の伝送線路6 側に送るには、第1 の抵抗4 に流れる電流がI 0Lよりも小さくなければならないためである。

[0023]

第2の抵抗5は、ドライバIC1からのHighレベル出力電流IOHよりも流れる電流が小さくなるような抵抗値に設定されている。その理由は、ドライバIC1から出力されたHighレベルの信号を中継点を介して第2の伝送線路6側に送るには、第2の抵抗5に流れる電流がIOHよりも小さくなければならないためである。また、第2の抵抗5は、受端IC7の電源から第2の伝送線路6および第2の抵抗5を介して接地電位に流れる微小電流であるリーク電流IRが流れても、受端IC7がLowレベルと判定する電位Vrの最大値Vrmaxを中継点の電位が越えないような抵抗値に設定されている。

[0024]

さらに、 $High \nu$ ベルおよび $Low \nu$ ベルの両方に振幅電圧を十分確保するために、第1の抵抗4および第2の抵抗5は、抵抗値が等しくなるように設定される。

[0025]

上述のように第1の抵抗4および第2の抵抗5を設定することで、第1の伝送 線路2および第2の伝送線路6でのドライバIC1の出力電流の減衰を防ぎ、ド ライバIC1から受端IC7への信号の伝送を可能にする。

[0026]

なお、第1の伝送線路2および第2の伝送線路6の長さを同じにしている。

[0027]

次に、上記構成のうち、第1の抵抗4の条件について説明する。

第1の抵抗4の抵抗値は、上述したように、第1の抵抗4に流れる電流がLow w レベル出力電流 I_{OL} よりも小さくなるように設定される。そのため、第1の抵抗4の抵抗値 R4は、供給電源電圧 V_{CC} とおよび I_{OL} と以下の関係式を満たす値となる。

 $I_{0L}>$ (V c c/R 4) · · · · · (1)

[0028]

次に、第2の抵抗5の条件について説明する。

 $I_{OH} > (V d d / R 5) \cdot \cdot \cdot \cdot (2)$ [0 0 2 9]

また、第2の抵抗5は、上述したように、受端 IC7によるリーク電流 IRが流れても、中継点の電位がLowレベル電位の最大値Vrmaxを越えないような抵抗値に設定される。そのため、第2の抵抗5の抵抗値R5は、Vrmaxおよび IRと以下の関係式を満たす値となる。

 $V r m a x \ge R 5 \times I_R \cdot \cdot \cdot \cdot (3)$

上記式(2)および(3)から、抵抗値R5は以下の関係式を満たす値となる

 $(V d d / I_{OH}) < R 5 \le (V r m a x / I_R) \cdot \cdot \cdot (4)$ [0 0 3 0]

さらに、 $High \nu$ ベルおよび $Low \nu$ ベルの両方に振幅電圧を十分確保するために、振幅の中間電位となるVthは、抵抗値R4およびR5ならびにVcc と以下の関係式を満たす値となる。

V t h = V c c / 2 = $\{R 5/(R 4 + R 5)\}$ V c c · · · · (5) R 4 = R 5 · · · · · (6)

[0031]

次に、コンデンサ3の条件について説明する。

第1の伝送線路2のインピーダンスを Z_0 、第1の伝送線路2およびコンデンサ3の合成抵抗値を R_Z 、クロック信号の周波数をfとすると、コンデンサ3の容量値Cは、以下の関係式を満たす値となる。なお、角周波数 $\omega=2\pi f$ である

0

$$Z_0 = \{R_Z^2 + (1/\omega^2C^2) \} 1/2 \dots (7)$$

 $C = \omega^{-1} (Z_0^2 - R_Z^2) - 1/2 \dots (8)$

なお、周波数 f に制限はないが、周波数 f が高くなるほど、第1の伝送線路2の長さを短くする必要がある。その理由は、第1の伝送線路2が長くなると、第1の伝送線路2の寄生容量が大きくなり、寄生容量が大きいほど、コンデンサ3でLowレベルからHighレベルに切り替わるまでにかかる時間が長くなり、

コンデンサ3で受信する信号が周波数に追随できなくなるためである。

[0033]

[0032]

次に、上記構成の信号中継回路の具体例を説明する。以下では、Vcc=2. 5V、Vdd=3. 3V、Vrmax=0. 7V、 $I_{0L}=I_{0H}=4mA$ 、 $I_{R}=1$ μ A、 f=100 MH z、第2の伝送線路6のインピーダンス $Z_1=5$ 0 Ω とする。

[0034]

上記式 (2) から、R 4 > 6 2 5 と求まり、上記式 (4) から、 $700 \text{ K} \ge \text{R}$ 5 > 8 2 5 と求まる。また、上記式 (6) から、 $700 \text{ K} \ge \text{R}$ 5 = R 4 > 8 2 5 となる。

[0035]

さらに、設計値により、 $Z_0=50\Omega$ 、 $R_Z=0.04\Omega$ とすると、上記式(8)から、コンデンサ3の容量値Cは0.32pFと求まる。

[0036]

次に、本発明の信号中継回路を用いた場合と、本発明の信号中継回路を用いない場合とで受端ICにおけるクロック信号の受端波形を比較した実験について説明する。なお、実験に用いた本発明の信号中継回路は、上述の具体例の場合の構成とした。

[0037]

実験において、本発明の信号中継回路を用いない場合の構成例について説明する。

[0038]

. h .

図 2 は、本発明の信号中継回路を設けない場合の一構成例を示すブロック図である。ドライバ I C 1 および受端 I C 7 を結ぶ第 3 の伝送線路 1 6 の線路長 L_{16} は、図 1 に示した第 1 の伝送線路 2 の線路長 L_{2} 、および第 2 の伝送線路 6 の線路長 L_{6} と以下に示す式の関係にある。

$$L_2 + L_6 = 1.5 \times L_{16} \cdot \cdot \cdot (8)$$

[0039]

式(8)から、第3の伝送線路16の長さは、第1の伝送線路2および第2の 伝送線路6の長さの和の約7割である。

[0040]

次に、実験の結果について説明する。

 $[0\ 0\ 4\ 1]$

[0042]

図3に示すように、本発明の信号中継回路を設けない場合、受端波形 D_1 の振幅電圧 V_1 は V_0 の50%の1.25 Vであった。受端波形 D_1 が V_c c の半分の電圧である1.25 Vを中心に振幅すると考えると、第3の伝送線路16 を介して送出される H_i g h レベルの電圧は、1.25+(1.25/2)=1.87 5 Vとなり、上記下限値の2 Vより低い値である。そのため、受端 I C 7 は H_i g h レベルを認識できない。

[0043]

これに対して、本発明の信号中継回路を用いた場合、受端波形D2の振幅電圧 V2は、V0より10%減衰した電圧の2.25Vであった。受端波形D2がVc cの半分の電圧である1.25Vを中心に振幅すると考えると、第2の伝送線路 . 4 ,

6を介して送出されるHighレベルの電圧は、1.25+(2.25/2)=2.375 Vとなり、上記下限値の2 Vより大きい。そのため、受端 I C 7 は High レベルを認識可能となる。また、Lowレベルの電圧は、1.25-(2.25/2)=0.125 Vとなり、受端 I C 7 が Lowレベルと判定する電位 V r の最大値 V r m a x の 0.8 V より小さい。そのため、受端 I C 7 は Lowレベルも認識可能となる。

[0044]

上述の結果から、本発明の信号中継回路を伝送線路の途中に設けたことにより、受端 I C は期待値波形に近い振幅電圧を受信するため、信号伝送のための十分な振幅を確保できることがわかった。

[0045]

なお、上記供給電源8には受端IC7の電源電圧Vccが印加されていたが、 Vccより大きな電圧が印加されてもよい。

[0046]

また、ドライバIC1および受端IC7には、例えば、HSTL(High‐Speed Transistor Logic)、LVTTL(Low Voltage Transistor Logic)、LVDS(Low Voltage Differential Signaling)、ECL(Emitter—Coupled Logic) およびPECL(Positive Emitter—Coupled Logic) 等の入力インターフェース規格に適合する半導体集積回路が適用可能である。

[0047]

本発明では、コンデンサおよび抵抗の個別部品を有する信号中継回路を伝送線路の途中に設けることで、十分な振幅を確保した信号を伝送できる。

[0048]

また、従来のバッファICを用いる場合に比べて設備コストを低減できる。

[0049]

さらに、伝送線路の途中にバッファICを設けていないため、貫通電流を低減 し、コモンモードノイズの発生を抑制できる。そのため、サーバ等のマルチボー e de j

ドシステムで不可欠な伝送線路の延長が可能となる。

[0050]

なお、特開平07-170167号公報に開示された交流信号用レベルシフタは自励発振防止を目的としているため、本発明の目的であるコモンモードノイズ発生の抑制およびコスト低減と異なる。また、上記公報には、コンデンサおよび抵抗を接続した構成が示されているが、本発明の信号中継回路における第1の抵抗および第2の抵抗の抵抗値の設定方法が上記交流信号用レベルシフタの場合とは異なる。さらに、本発明では、上述のようにコンデンサの容量値が設定され、本発明の信号中継回路と上記交流信号用レベルシフタとは構成が異なるものである。

[0051]

【発明の効果】

本発明は以上説明したように構成されているので、以下に記載する効果を奏する。

[0052]

本発明では、コンデンサおよび抵抗の個別部品を有する信号中継回路を伝送線 路の途中に設けることで、十分な振幅を確保した信号を伝送できる。

[0053]

また、従来のバッファICを用いる場合に比べて設備コストを低減できる。

[0054]

さらに、伝送線路の途中にバッファICを設けていないため、貫通電流を低減 し、コモンモードノイズの発生を抑制できる。そのため、サーバ等のマルチボー ドシステムで不可欠な伝送線路の延長が可能となる。

【図面の簡単な説明】

【図1】

本発明の信号中継回路の一構成例を示すブロック図である。

【図2】

本発明の信号中継回路を設けない場合の一構成例を示すブロック図である。

【図3】

e 41 5

受端ICの受端波形を示すグラフである。

図4】

従来の信号中継回路の一構成例を示すブロック図である。


【符号の説明】

- 1 ドライバIC
- 2、10 第1の伝送線路
- 3 コンデンサ
- 4 第1の抵抗
- 5 第2の抵抗
- 6、12 第2の伝送線路
- 7 受端 I C
- 8 供給電源
- 11 バッファ I C
- 16 第3の伝送線路


c 100 3

【書類名】 図面

【図1】




【図2】




. 90

【図3】



【図4】



4 1 3

【書類名】 要約書

【要約】

【課題】 信号を中継するためのバッファICによるコストやコモンモードノイズの問題を回避可能な信号中継回路を提供する。

【解決手段】 デジタル信号から直流成分を除去したデジタル復元信号を信号受信部7側に送出するコンデンサ3と、供給電源8に一方の端子が接続され、コンデンサ3と信号受信部7間の中継点に他方の端子が接続された、信号発生部1からのLowレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第1の抵抗4と、中継点に一方の端子が接続され、他方の端子が接地電位に接続された、信号発生部1からのHighレベル出力電流よりも流れる電流が小さくなるような抵抗値に設定された第2の抵抗5とを有する構成である。

【選択図】 図1

特願2003-041192

出願人履歴情報

識別番号

[000004237]

1990年 8月29日

1. 変更年月日 [変更理由]

更埋田」 住 所

新規登録 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社